METHOD FOR MANUFACTURING SILICON CARBIDE SEMICONDUCTOR DEVICE

Publication number: JP2003086529 Publication date: 2003-03-20

Inventor: NAKAMURA HIROKI; RAJESH KUMAR; OTSUKA

YOSHINORI

Applicant: DENSO CORP

Classification:

- international: H01L21/265; H01L21/337; H01L29/808; H01L21/02;

H01L29/66; (IPC1-7): H01L21/265; H01L21/337;

H01L29/808

- European:


Application number: JP20010276707 20010912

Priority number(s): JP20010276707 20010912

Report a data error here

Abstract of JP2003086529

PROBLEM TO BE SOLVED: To provide a manufacturing method of a silicon carbide semiconductor device for preventing decrease in surface concentration for improving device characteristics. SOLUTION: A feed material 2 made of SiC powder and aluminum carbide that is powder that becomes an impurity dopant is loaded into an induction heating furnace 1 in a crucible structure, and an ŠiC substrate is mounted to the upper section of the feed material 2 with the side of the feed material 2 being an impurity formed region surface. The SiC substrate 3 patterns a section for forming a p-type impurity region, and performs the ion implantation of He or the like to a required depth for changing into amorphous. The feed material 2 is heated at 2,000 deg.C for subliming the impurity dopant, and made to abut on the Si substrate 3 to diffuse impurities into the amorphous region. Additionally, the SiC substrate 3 also reaches 1,900 deg.C, and impurities are diffused at the amorphous region for recrystallization to form a single crystal. Supplying impurities continuously during heat treatment improves the impurity concentration close to the surface.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2003-86529

(P2003-86529A) (43)公開日 平成15年3月20日(2003.3.20)

(51) Int.Cl.7		織別記号	FΙ		テーマコード(参考)
H01L	21/265		H01L	21/265	Z 5F102
	21/337			29/80	С
	29/808			21/265	۵

審査請求 未請求 請求項の数17 OL (全 6 頁)

(21)出願番号	特顧2001-276707(P2001-276707)	(71)出願人	000004260
			株式会社デンソー
(22)出廣日	平成13年9月12日(2001.9.12)		愛知県刈谷市昭和町1丁目1番地
		(72)発明者	中村 広希
			愛知県刈谷市昭和町1丁目1番地 株式会
			社デンソー内
		(72)発明者	ラジェシュ クマール
			爱知果刈谷市昭和町1丁目1番地 株式会
			社デンソー内
		(74)代理人	100082500
			弁理士 足立 勉


最終質に続く

(54) 【発明の名称】 炭化珪素半導体装置の製造方法

(57)【要約】

【課題】表面過度の減少を防止しデバイス特性を向上す ることができる炭化珪素半導体装置の製造方法を提供す

【解決手段】るつぼ構造の誘導加熱炉1にSiC粉末と 不純物ドーパントとなる粉末である炭化アルミニウムと からなる原料2を入れ、その原料2の上方に原料2側を 不純物領域形成面としてSiC基板3を取り付ける。S i C基板3はp型不純物領域を形成すべき部分をパター ンニングし、必要な深さだけHe等をイオン注入してア モルファス化している。原料2を2000℃に加熱して 不純物ドーパントを昇華させSiC基板3に当たること でアモルファス化された領域内に不純物が拡散する。ま たSiC基板3も1900℃となりアモルファス化され た領域では不純物が拡散しながら再結晶化し単結晶とな る。熱処理中に継続的に不純物を供給することができる ため表面付近の不純物濃度を高めることができる。



【特許請求の範囲】

【請求項1】基板表面をアモルファス化させた姚化珪素 半導体 (SiC) 基板とドーパントとSiS物末とを一 輸に對入して1800度以上に加熱する熱処理を行っ て、気化したドーパントを確認アモルファス化させたS iC基板に当てることにより当該ドーパントの不純物領 域を前形SiC基板に形成することを特徴とする炭化珪 乗半線体構造の製造方法。

1

【請求項2】請求項1に記載の炭化珪素半導体装置の製造方法において、

前記不純物領域の深さは、アモルファス層の深さで制御 することを特徴とする炭化珪素半導体装置の製造方法。 【諸永項3】精水項1または2に記載の夢化珪素半導体

【請求項3】請求項1または2に記載の炭化珪素4 装置の製造方法において、

前配不純物領域の形成位置は、アモルファス領域の形成 位置で制御することを特徴とする炭化珪素半導体装置の 製造方法。

【請求項4】請求項1~3のいずれかに記載の炭化珪素 半導体装置の製造方法において、

前記アモルファス化は、SiCに対して不活性な元素を 20 注入して行うことを特徴とする炭化珪素半導体装置の製 造方法。

【請求項5】請求項4に記載の炭化珪素半導体装置の製造方法において、

前配不活性な元素として、He, Ar, SiまたはCを 用いることを特徴とする炭化珪素半導体装置の製造方 注

【請求項6】請求項4または5に記載の炭化珪素半導体 装置の製造方法において、

前記不活性な元素のドーズ量は1×10¹⁴cm⁻²~1× 50 10¹⁷cm⁻²とすることを特徴とする炭化珪素半導体装置の製造方法。

■の製造が伝。 【請求項7】請求項4~6のいずれかに記載の炭化珪素 半導体装置の製造方法において、

前記不活性な元素の注入は室温で行うことを特徴とする 炭化珪素半導体装置の製造方法。

【請求項8】請求項4~7のいずれかに記載の炭化珪素 半導体装置の製造方法において、

十等等級量の数量力法において、 前記不活性な元素に代えてドーパントを用いることを特 徴とする炭化珪素半導体装置の製造方法。

【請求項9】請求項1~8のいずれかに記載の炭化珪素 半導体装置の製造方法において、

前記ドーパントは粉末またはガスであることを特徴とす る炭化珪素半導体装置の製造方法。

【請求項10】請求項1~9のいずれかに記載の炭化珪素半導体装置の製造方法において、

前記ドーパントとして炭化アルミニウム (Al4C3) を 用いることを特徴とする炭化珪素半導体装置の製造方 法。

【請求項11】請求項1~10のいずれかに記載の炭化 ™

珪素半導体装置の製造方法において、

前配ドーパントとしてホウ素 (B) または炭化ホウ素 (B4C) を用いることを特徴とする炭化珪素半導体装置の製造方法。

【請求項12】請求項1~11のいずれかに記載の炭化 珪素半導体装置の製造方法において、

前記ドーパントとして、トリメチルアルミニウム (TMA) または3フッカボロン (BF3) を用いることを特徴とする炭化珪素半導体装置の製造方法。

【請求項13】請求項1~12のいずれかに記載の炭化 珪素半導体装置の製造方法において、

前記気化したドーパントは前記SiC基板に直接当てる ようにすることを特徴とする炭化珪素半導体装置の製造 方法。

【請求項14】請求項1~13のいずれかに記載の炭化 珪素半導体装置の製造方法において、

前記SiC基板は、4H, 6Hまたは15Rの(000 1)面(C面)もしくは(11-20)面(a面)を使 うことを特徴とする炭化珪素半準体装置の製造方法。

うことを特徴とする炭化珪素半導体装置の製造方法。
【請求項15】請求項1~14のいずれかに記載の炭化 珪素半導体装置の製造方法において、

前記加熱は、RF、ヒータ、ランプの少なくともいずれ か1を用いることを特徴とする炭化珪素半導体装置の製 造方法。

【請求項16】請求項1~15のいずれかに記載の炭化 珪素半導体装置の製造方法において、

前記ドーパントとなる粉末の温度は、前記SiC基板に 比べ、100℃~150℃高くすることを特徴とする炭 化珪素半導体装置の製造方法。

【請求項17】請求項1~16のいずれかに記載の炭化 珪素半導体装置の製造方法において、

前記熱処理時の圧力は、400hPa~800hPaと することを特徴とする炭化珪素半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】 炭化珪素半導体装置の製造方法に関する。

[0002]

る。

【従来の技術】従来よりSi半導体装置においてイオン 40 注入後に熱処理を行うことで不純物領域を形成する方法

在入後に緊処理を行うことで不純物領域を形成する方法 が知られている。この方法を供化连集(SiC) 半導体 装置の不純物領域形成について適用すると、緊処理によ 不純物の拡散速度が非常に遅く、不純物が拡散しにく いといった間鎖がある。

【0003】そこで、図1(a)に示すように、Ar, Cなどの不活性な元素を住入してSICをアキルファス 化させ、そのアモルファス化させた領域にB, Alaマン のドーパントを注入して、熟処理を行うことで、図1 (b)のように不純物を拡散させる方法が知られてい

【0004】このようにアモルファス化された領域での 不純物の拡散係数は大きく、アモルファス化されていな い単結晶領域での不純物の拡散係数は小さいため、アモ ルファス領域と単結晶領域の境界で不純物の拡散が止ま る。またアモルファス化した領域は、活性化熱処理で単 結晶化し(再結晶化)、欠陥が存在しない不純物領域が 形成される。したがって、このような拡散係数の違いに よってセルファーラインなどを生成することができる。 [0005]

3

【発明が解決しようとする課題】しかしたがら、このよ 10 うにアモルファス化した領域にイオン注入により不純物 層を形成した後、活性化熱処理によって再結晶化させる と、表面の不純物濃度が減少し、図2に示すような不純 物のプロファイルとなる。すなわち、活性化熱処理によ って深さ方向への拡散が起こって表面付近の濃度が減少 する。また活性化熱処理により不純物が基板表面から抜 け出てしまう (アウトディフュージョンする) ため、表 面濃度が減少する。このように表面付近の不純物濃度が 減少することにより、表面に電極等を付けた際に、その 電極等とのコンタクト抵抗が増加しデバイス特性に影響 20 が出るといった問題があった。

【0006】そこで本発明は、表面濃度の減少を防止 し、電極等とのコンタクト抵抗を低減して、デバイス特 性を向上させることができる炭化珪素半導体装置の製造 方法を提供することを目的とする。

[0007]

【課題を解決するための手段及び発明の効果】上述した 問題点を解決するためになされた請求項1に記載の炭化 珪素半導体装置の製造方法によれば、アモルファス化さ せた炭化珪素半導体 (SiC) 基板へ継続的に不純物を 30 供給しながら活性化熱処理を行うことができ、表面の不 純物濃度を高めることができる。したがって、電極等を 形成した場合のコンタクト抵抗が小さくなり、良好なオ ーミック特性が得られる。活性化熱処理は1800℃以 上で行われるため、処理時間が長くなるにつれ、SiC 基板中のSiが昇蓋するSi抜けによる基板の表面荒れ が進行する。そのためドーパントとともにSiC粉末を 封入して加熱する。このようにすることで平衡状態が保 たれSi抜けによる基板の表面荒れを防止することがで きる。

【0008】こうした熱処理による不純物領域の深さ は、請求項2に示すようにアモルファス層の深さで制御 することができ、請求項3に示すようして選択的に行う ことができる。すなわちアモルファス領域は結晶性が崩 れているため不純物が拡散しやすいが、単結晶領域では ほとんど拡散しない。したがって、SiC基板中で不純 物領域を形成したい位置(部分)について必要な深さだ けアモルファス化することで、容易に設計通りに不純物 領域を形成することができる。 アモルファス層の深さけ ルギーを調節すれば容易に制御することができる。また アモルファス領域の形成位置は例えばアモルファス化す るためのイオン打ち込み前にアモルファス化する部分以 外の部分についてパターンニングを行いLTOを形成し ておくことで容易に制御することができる。

【0009】こうしたアモルファス化は、請求項4に示 すように、SiCに対して不活性な元素を注入(打ち込 み) して行うとよい。SiCに対して不活性な元素とし ては、例えば請求項5に示すように、He, Ar, S

i, またはCを用いることができる。また不活性な元素 のドーズ量は例えば請求項6に示すように1×10¹⁴c $m^{-2} \sim 1 \times 10^{17} cm^{-2}$ とすればよい。そして、このよ うな不活性な元素の注入は、請求項7に示すように常濃 で行うとよい。

【0010】なお請求項4~7においては、SiCに対 して不活性な元素を注入することとしたが、請求項8に 示すようにドーパントを注入してアモルファス化しても よい。例えばドーパントととしてA!等を打ち込むこと ができる。請求項1~8において、ドーパントは請求項 9に示すように、粉末あるいはガスを用いるとよい。す

なわち、液体では沸騰する可能性があるため、熱処理温 度において昇華する粉末、あるいは、気体(ガス)のい ずれかを用いるとよい。粉末は取り扱いが容易である一 方、ガスは制御が容易なので不純物濃度の制御が容易に できる.

【0011】こうしたドーパントとしては、請求項10 に示すように炭化アルミニウム (Al4C3) や請求項1 1に示すようにホウ素 (B) または炭化ホウ素 (B 4C) 、請求項12に示すようにトリメチルアルミニウ

ム (TMA) または3フッカボロン (BF3) を用いる ことにより、p型不純物領域を形成することができる。 また、n型不純物領域を形成する場合にも同様にn型の ドーパントを使用すればよい.

【0012】そして、請求項1に示すように気化したド ーパントをSiC基板に当てる場合に、効率を高めるた め、請求項13のようにするとよい。例えば、気化した ドーパントの流速方向とSiC基板の処理面の法線方向 とが対向するように設置することで気化したドーパント を直接SiC基板に当てることができる。このように直 接気化したドーパントを当てることで効率よく不純物領 域を形成することができる。

【0013】こうした炭化珪素半導体装置を製造する際 のSiC基板は、例えば請求項14に示すものを用いる ことができる。また、加熱は例えば請求項15に示すも ので行うことができる。こうした加熱を行う際には、請 求項16に示すようにドーパントとなる粉末の温度をS i C基板に比べて100℃~150℃高くするとよい。 また熱処理時の圧力は請求項17に示すように400h Pa~800hPaの低圧状態で行うとよい。このよう 例えばアモルファス化するために打ち込むイオンのエネ 50 にすることで、アモルファス化されたSiC基板内にド ーパントを効率よく取り込ませることができる。 [0014]

【発明の実施の形態】以下、本発明が適用された実施例 について図面を用いて説明する。なお、本発明の実施の 形態は、下記の実施例に何ら限定されることなく、本発 明の技術的範囲に属する限り種々の形態を採りうること は言うまでもない。

【0015】本実施例の炭化珪素半導体の製造方法とし て、図3に高温気相拡散法による製造方法を示す。本実 施例の高温気相拡散法は図3に示すように、るつぼ構造 10 の誘導加熱炉1に、SiC粉末と不純物ドーパントとな る粉末とからなる原料2を入れ、その原料2の上方に原 料2側を不純物領域を形成する面としてSiC基板3を 取り付ける。そして誘導加熱炉1を誘導加熱し、原料2 を2000℃に加熱する。

【0016】SiC基板3は、図1 (a) に示すよう に、n型不純物領域を形成すべき部分にLTOを形成 し、p型領域の形成が必要な深さだけ、予めアモルファ ス化している。このアモルファス化は、SiCに対して 不活性な元素であるHe, Ar, SiまたはCを室温で 20 イオン注入して行っている。

【0017】誘導加熱炉1は、原料2を2000℃に加 熱した際にSiC基板3の温度が1900℃になるよう に構成されている。また不純物ドーパントととしては、 炭化アルミニウム (A14C3), ホウ素 (B) または炭 化ホウ素 (B₄C) を用いる。

【0018】誘導加熱炉1を加熱し、原料2を2000 ℃に加熱することで、原料2の不純物ドーパントは昇華 し、昇華ガスとなって図3の矢印の向きに上昇し、Si ァス化された領域に昇華ガスとなったドーパントが当た り、この領域内に不純物が拡散する。またSiC基板3 も1900℃となるためアモルファス化された領域は、 不純物が拡散されながら再結晶化されて、完全な単結晶 となる.

【0019】この高温気相拡散法では、熱処理中に継続 的に不純物を供給することができるため、不純物プロフ ァイルは図4に示すようになり、表面付近の不純物濃度 を高めることができる。よって、電極との接触抵抗を低 滅することが可能となりデバイス特性を向上させること 40 ができる。

【0020】なお本実施例では不活性なガスをイオン注 入することによってアモルファス化することとしたが、 ドーパントを注入してアモルファス化してもよい。注入 する元素のドーズ量は1×10¹⁴cm⁻²~1×10¹⁷c m-2とするとよい。また不純物ドーパントは粉末として 説明したが、例えばトリメチルアルミニウム (TMA) または3フッカボロン (BF₃) のようなガス (気体) を用いてもよい。そして、熱処理時の圧力は400~8 OOhPaとするとよい。

【0021】本実施例では誘導加熱炉1を用いることと したがヒータ、ランプを用いて加熱する炉としてもよ い。次に、このような高温気相拡散法を、トレンチ型「 FETのp型ゲートプロセスへの適用例を図5及び図6 を参照して説明する。

B

【0022】図5(a)は、炭化珪素半導体装置として のトレンチ型「FETの製造工程において、トレンチを 形成し、チャンネルエピ膜を形成した状態を示す図であ る。図5 (a)のSiC基板表面に不純物とならない不 活性な元素 (Ar, C, Si, Heなど) をイオン注入 で打ち込み、表面にアモルファス層を形成する(図5

(b) 参照)。注入時の温度は常温(RT)である。 【0023】このようにアモルファス層を形成した状態 のSiC基板を前述した誘導加熱炉1内に、アモルファ ス化した表面に昇華したドーパントが直接当たるように セットして高温気相拡散法による熱処理を行う。アモル ファス化された領域(図5(b)のアモルファス層) は、不練物ドーパントが拡散しやすいため、容易にp型 不純物層が形成される(図6(c)参照)。

【0024】p型不純物領域の深さはチャネル部の電子 の通り道を確保するため、深さ制御が重要となるが、ア モルファス化させる領域は深さは不活性元素の加速エネ ルギーで制御できるため、容易に制御できる。また、高 温気相拡散は1800℃以上の高温の熱処理であるた め、アモルファス化された領域は再結晶化され、完全な 単結晶に戻る。したがって、欠陥のない、不純物の高活 性化率を実現した不純物領域を形成できる。

【0025】高温気相拡散法により、図5(c)の状態 となったSiC基板に対して、必要な部分のみ残るよう C基板3に直接当たる。よってSiC基板3のアモルフ 30 にLTOデポとパターンニングを行いSiCエッチング をした後、LTOを除去することで、図5 (d) のよう なヵ型ゲートとチャネルエピ膜を得ることができる。こ の状態から、D型不純物領域に電極となる金属を蒸着す るなど、図示しない通常のJFET製造工程を経て、ト レンチ型JFETを製造することができる。このように 高温気相拡散法により、p型不純物の高活性化を実現し た欠陥のないり型不純物領域を形成できるため、pn接 合のビルトインポテンシャルVbiが理想のVbi= 2. 8 Vに近づき、チャネル部の電子の通り道が十分に 確保される。また、p型不純物領域の表面の電極との接 触抵抗が小さくなり、デバイスのオン抵抗を低減するこ

> 【0026】なお、図5に示したトレンチ型JFETの p型ゲート形成プロセスでは、図5(b), (c)に示 すように p型不純物領域を基板表面全体に形成した後、 図5 (d) に示すようにパターンニングを行うこととし たが、図6に示すように、p型不純物領域を形成したい 部分のみがアモルファス化されるように、LTO等でパ ターニングを行い (図 6 (b) 参順) 高温気相拡散法 50 でp型不純物領域を形成した後(図6(c)参照)、チ

とができ、良好なデバイス特性を得ることができる。

7 ャネルエピ膜のパターンニングを行う(図6(d)参 照) プロセスとしてもよい。このようなプロセスを採用 した場合も図5に示して説明したプロセスによる効果と 同様の効果を得ることができる。

【図面の簡単な説明】

【図1】SiCにおけるアモルファス化と熱処理による p型不純物領域の形成方法を説明する説明図である。 【図2】従来の炭化珪素半導体装置の製造方法による不

純物プロファイルを示す図である。

【図3】実施例の炭化珪素半導体装置の製造装置の断面 10 2…原料 図である。

【図4】実施例の炭化珪素半導体装置の製造方法による 不純物プロファイルを示す図である。


【図5】実施例の製造方法をトレンチ型JFETのp型 ゲート形成プロセスに適用した場合の例を示す図であ


【図6】図5のトレンチ型JFETのp型ゲート形成プ ロセスの別例を示す図である。


【符号の説明】

- 1…誘導加熱炉
- 3 ··· S i C 基板

[図2]







フロントページの続き

(72)発明者 大塚 義則 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5F102 FA03 GB05 GC08 GC09 GD04 GJ02 GL02 HC00 HC05 HC07 HC21